UA 0186015 OCT 1984

(54) MEMORY DEVICE

(11) 59-186015 (A) (43) 22.10.1984 (19) JP

(21) Appl. No. 58-60812 (22) 8.4.1983


(71) HITACHI SEISAKUSHO K.K. (72) OSAMU ANPO

(51) Int. Cl<sup>3</sup>. G06F1/00,G11C29/00

PURPOSE: To give a function similar to instantaneous zero clearing to a memory device and to clear the content of an RAM instantaneously to zero by checking

whether read address is registered in an address memory.

CONSTITUTION: A main body of a memory 1 that executes writing and reading of data in a memory device by a designated address, an address memory 2 that registers the written address and a selector 3 that selects the content of the memory 2 and outputs a gate controlling signal 16. Output of an AND gate 14 connected to a check select line 12 and a W/R line 13 is inputted to the memory 2 and selector 3. A controlling gate 15 that inputs the signal of the line 12, and is controlled by the controlling signal 16 from the selector 3 and gates the data from the main body 1 is provided. Then, it is checked as to whether read address is registered in the memory 2 or not by the selector 3 and gate 14. Thus, the content of the main body 1 of the memory is cleared instantaneously to zero by output of the line 5 of the gate 15.



# ⑫公開特許公報(A)

昭59-186015

⑤ Int. Cl.³G 06 F 1/00G 11 C 29/00

識別記号 103 庁内整理番号 A 6913-5B 7922-5B ❸公開 昭和59年(1984)10月22日

発明の数 1 審査請求 未請求

(全 4 頁)

分メモリ装置

20特

顧 昭58-60812

②出 願 昭58(1983)4月8日

仍発 明 者 安保統

日立市大みか町5丁目2番1号

株式会社日立製作所大みか工場 内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

仍代 理 人 弁理士 高橋明夫 外3名

明 組 1

発明の名称 メモリ装置

# 特許請求の範囲

1.指定されたアドレスにて、データの書き込み、 読み出しを実行するメモリ本体と、書き込みが行 なわれたアドレスを登録するアドレスメモリに 読み出しに際し、読み出しアドレスが、前配ア・レスが、前配ア・レスが、前配ア・レスが、前配ア・カート開信号を出ている場合にゲート開信号を出力すった。 最近のときれていない場合に対し、第一日のときには がいる。前に読み出してアレスを、前配のというが記録をしている。 がいる。前に読み出してアレスを、には供給でいる。 には、前にでいる。 には、またいる。 には、

2. 特許請求の範囲第1項記載のメモリ装置にかいて、アドレスメモリ出力であるゲート開閉信号を用いて、メモリ本体のデータ出力部に設けたゲートを開閉することによりメモリ出力を制勢する

ことを特徴とするメモリ袋童。

#### 発明の詳細な説明

[発明の利用分野]

本発明は、メモリ袋量に関する。

#### [従来技術]

従来、ランダムアクセスメモリ(RAM)の内容をクリアする場合は、アクセスしょうとする RAMに、クリアすべき時間内に、ゼロデータを書き込むという方法が一致的であつた。第1図は、その例を示している。

第1図において、アクセスしょうとするRAM1に、クリア時にゼロデータを書き込むための、データセレクタ21と制御、クロック20によつて制御されているゼロデータ書き込みのためのアドレスを制御クロック20に従つて、展次アドレスを指定するアドレス発生し、全アドレスを指定するアドレス発生回路22と、リセット時にゼロデータ書き込み、RAM1内の各アドレスに、リセット時にゼロデータを書き込み、RAM1内の各アドレスに、リセット時にゼロデータを書き込み、RAM1をクリアしていた。

とのため、次に挙げる欠点があつた。

- 金アドレスをクリアしようとすれば、1Kbit のRAMの場合、100µs 程度の長時間を要する。
- 2) ゼロデータを書き込む操作を行なりための電 力の消費がある。
- ゼロデータ書き込みのための制御クロックを 必要とする。
- 4) クロック系統が故障した場合、RAMの内容 がクリアできなくなる。

#### (発明の目的)

本発明の目的は、従来技術の問題点を解決する ためになされたもので、実質上瞬時にRAMの内 容をゼロクリアすることのできるメモリ装置を提 供することである。

# 〔発明の概要〕

本発明は、従来の問題点を解決するために、実 際に B.A.Mに書込まれたデータをクリアするので はなく、実質上瞬時にゼロクリアしたのと同等の 機能をメモリ装置に持たせている。すなわち、デ

となつたとき、このRAM1のアクセス(すなわ ち書込みあるいは観出し)を可能にする。5はデ ーメラインであり、書込むべきデーメあるいは説 出されたデータがそのライン上に出力される。 4 はアドレスラインであり、アクセスすべき RAM 1 のアドレスを規定するためのアドレス信号がその ライン上に出力される。2はアドレスメモリであ り、アドレスライン4と袋焼されている。したが つて、アドレスメモリ2は、アンドゲート14が 『1『の状態で、アドレスライン4に出力された アドレス信号(アドレスデータ)を記憶する。3 はセレクタであり、アドレスメモリ2の内容をア ドレスライン4上のアドレス信号を入力するとと もに、アンドゲート14の出力を入力し、出力ゲ 一ト制御ライン16にゲート制製信号を出力する。 15は出力観響ゲートであり、信号ライン17上 化出力されたデータを通過させるか、阻止するか を規定するゲート制御信号によつて制御される。

次化、との第2図化示す楽量の動作を説明する。 まず、春込み動作は、次のように行なわれる。す ータをRAMに書込む際に、そのデータを書込ん だアドレスをアドレスメモリに記憶させてかき、 読出した際してメモリの内容がクリアされている としたいときは、観出しアドレスがアドレスメモ リに登録されているかどうかをチェックし、登録 されている場合には観出しアドレスをメモリー なれている場合には観出しアドレスをメモリー に供給させないようにする。あるいは、観出しア ドレスがアドレスメモリに登録されている場合に は、そのアドレスのデータ(メモリ本体に記憶さ れている)を外部に出力させないように動調する。 〔発明の実施例〕

以下、本発明を具体的実施例に碁づいて詳細に 観明する。

第2図は、本発明の一実施例を示す。 この図に かいて、1は、データを書込んだり、あるいは書 込まれたデータを説出したりするために、データ を配慮するメモリ本体(RAM)である。13は、 書込みあるいは説出し(W/R)を観御する(区 別する)ためのW/Rラインである。12はテッ ブセレクトラインで、このラインの信号が\*1\*

なわち、RAM1へのデータ書込み指令がW/R ライン13上に出力され、またチップセレクトラ イン12上に動作指令("1")が出力された場合、 これらのアンド出力を行なうアンドグート14の 出力が『1『となる。ただし、W(春込み)の場 合は"1"であり、読出しの場合は"0"である とする。アンドゲート14の出力(この場合 "1") は、アドレスメモリ制御ライン9を介してアドレ スメモリ2K送られる。 アドレスメモリ2は、ア ドレスライン4上に出力されているアドレス信号 が示すアドレス(BAM1のアドレスK対応して ている。)に"1"を書込む。すなわち、そのア ドレスを『1『状態にする。『1』のデータは、 ライン8から供給される。また、書込むためのデ ーメは、デーメライン5を介してRAM1K供給 され、アドレスライン4上に出力されているアド レス信号化対応するアドレスに書込まれる。との とき、セレクタ3は、アドレス制御ライン9が \* 1 \* 状態となつているので、ゲート制御信号を 出力セプ、観舞ゲート15はゲートを閉じた状態

にデータが配憶されているアドレスは ° 1 ° とた

つているので、ゲート15はライン17上のデー

さて、アドレスメモリ2には、クリアを指令す

るグランド信号(GR信号)6が入力されるよう

化なつており、この信号を入力したときアドレス

メモリはすべてクリアざれた状態となる。つまり、

アドレスメモリ内のデータがすべてゼロとなる。

したがつて、GR信号 6 を与えれば、データ統出

しの際、セレクタ3は常に゜0゜(なぜなら、ア

ドレスメモリ2内の各アドレスのデータが゜0゜

にクリアされている。トとなり、制御ゲート15

はゲートを閉じた状態となる。とれによつて、ア

ドレスライン4上にアドレス信号を出力しても、

RAM1内のそのアドレスのデータはデータライ

ン5上に出力されることはなくなる。つまり、こ

の場合常化セロデータがライン 5 化出力されてい

タをライン5上に出力する。

となつている。このように、データの書込みが行 なわれるとき、このデータの書込みが行なわれた RAM1内のアドレスは、アドレスメモリ内の該 当するアドレスが<sup>\*</sup>1 \* 状態となつていることに よつて駆験される。

との実施例によれば、アドレスメモリへのGR 信号入力でRAM1内のデータを消去することな

く、データライン5上に現われるデータはゼロ (000…0)となる。

次化、本発明の他の実施例について説明する。 第3図は本発明の他の実施例である。

第3図にかいて、第2図と同じ番号の機器は同様の機器を示す。第3図にかいて、15はテップセレクトコントロールゲートである。この例は、第2図の場合がデータ自体のデータライン5上への出力を阻止したのに対し、必要に応じてテップセレクト信号自体を8.4M1に供給させないように調御するものである。言いかえれば、第2図の場合、出力側を阻止したのに対し、第3図の場合、入力側を阻止した点で異なる。

第3回にかいて、セレクタ出力16は、既出しのときだけ利定出力する。この制御は、アンドゲート14の出力によつて行なわれる。

との実施例では、第2回の場合よりも簡単な構成となり、実用的である。

なか、本発明は、上述の実施例に限定されるものではなく、本発明の思想の範囲内のものを含む。

# [発明の効果]

ることと同等となる。

以上説明したように本発明によれば、実践にデータをクリアしなくてもクリアしたと同等の出力 を実現できるので、実質上瞬時にRAMの内容を ゼロクリアすることができる。

### 図面の簡単な説明

第1図は従来のメモリ接置を示す図、第2図と 第3図は本発明の一実施例を示す図である。 1…メモリ本体、2…アドレスメモリ、3…セレ クタ、14…アンドゲート、15…割弾ゲート。

大理人 弁理士 高爾明夫



